基于8051单片机的相位差测试仪的研究设计-文库吧

【正文】 络的基本组成单元电路如图其中图 (a)为超前移相网络，图（ b）为滞后移相网络，通过电压跟随器隔离后用电位器合成，可以得到 90176。 ～ +90176。任意相移角度。 （a ） （b ） 刘峰 基于单片机的相 位差测试仪的研究 8 （ ）Ｗ/ ω Ｗ/ ωΦΦ 图 2 由于方案一实现难度较大 ,且价格比较昂贵 ,考虑到实际应用笔者 采用方案二。 只有输入信号的频率与 RC 网络的谐振频率相同时，才有 45176。的相移，所以当输入信号频率变化时， RC 网络也应有不同的转折频率。根据公式 RCf 2 1 C21 推导可得 CfR 2 1 C22 取电容为 44 F （由两个 22F 并联），当输入 信号频率为 100HZ 时，由公式 (C21)得，   KR 1 9,取 R=36KΩ；当输入信号频率为 1KHZ 时，同理可得， R= R=。从公式（ C22）中看到，输入信号的幅度有所下降，所以在输出后采用相同放大器，放大倍数为 2。实际测试时相位只有 43176。 ～ +45176。，误差主要是电阻，电容误差产生。调整滞后移相部分的电容为 54 F ，超前移相部分的电容为30 F ，实际测量移相 范围为 51176。 ～ 50176。，交好满足了题目要求，因为要求最后的输出信号峰峰值在 1mV～ 200V 内变换，因此最后接电位器进行幅度衰减调节。 信号发生器 方案一：采用传统的直接频率合成器，在通过移相网络移相输出。这种方法能快速实现频率变换，具有低相位噪声以及所以方法中最高的工作频率。但由于采用大量的倍频，分频，混频和滤波及移相环节，导致结构复杂，成本高，容易产生杂散分量，且难以实现 刘峰 基于单片机的相 位差测试仪的研究 9 相位差 1176。的精度。 方案二：采用直接数字频率合成（ DDFS）技术。 DDFS 的工作原理是用高速 ROM 存储所需波形的量化数据，按照 不同频率要求，用频率控制字 M为步进对相量增量进行累加，按照不同相位要求，用相位控制字 K调节相位偏移量，用累加相位值加上相位偏移量后作为地址码读取存放在存储器内的波形数据。经过 D/A 转换，滤波即可得到所需波形。 DDFS 具有相对带宽很宽，频率转换时间极短，相位误差小，合成波形失真度低的优点。通过控制频率控制字 M 和相位控制字 K，可以很方便实现频率 10HZ 步进和相位步进 1176。但是因为要用高速 ROM 存放正弦波形数据，占用较多资源，同样存在价格昂贵的情况。 方案三：采用集成函数发生器。集成函数发生器能够很方便的产生所需 要的正弦波形，而且通过调节电阻的阻值可以调节输出频率的变化，稳定性也不错。 通过比较上述三种方案的优缺点，结合实际情况，笔者决定采用第三种方案。 为了得到 20KHZ的方波脉冲，笔者应用集成函数发生器 8038 并取电容 C为 1PF，变阻器的 RP RP2的最大值为 10KΩ。这样就笔者得到所需要的方波脉冲 。 如图 3所示。为了实验方便，笔者还用另外一片 8038作为所要检测的信号的发生器（正弦波），产生 1HZ～ 1000HZ的正弦波，取 RP RP2的最大值为 1KΩ，电容 C为 1PF。 图 3 方案细化 、数字式相位测量仪 （ 1） 小信号处理部分 整体结构图 小信号部分主要由放大，放大限幅，电平转换，数字整形四部分构成。由于输入的两路信号幅度不确定，频率不确定，边沿不够陡峭，而计数器和单片机测频测相是相对 TTL 刘峰 基于单片机的相 位差测试仪的研究 10 电平（数字信号）进行的，因此，我们必须对输入信号进行放大整形。电路及参数如图4所示。 ΩΩΩΩΩΩΩΩΩΩ 图－ 4 如图 4 所示 ,由放大器，高速比较器 LM311 、触发器组成 . 它将被测移相网络的输入模拟待测信号 U1 和被测移相网络的输出信号 U3 变成数字方波信号 U2 和 U4 ,送至异或门处理 . 显然 ,U1 和 U3 是同频不同相的信号 ,相应信号的波形如图 － 5 所示 . 电路中的运放都采用 LF353，它有 10M带宽， 很好地满足设计要求。实际测试中，在 30KHZ的情况下，输入信号仍能很好的整形。 LP311为电压比较器（过零比较器），起到把模拟信号转换数字信号的作用，为后面的计数器工作做好准备。而 74LS14为一施密特触发器，可以消除数字波形中的毛刺，使波形稳定。各主要相关元器件的管脚图及功能介绍见附录。 图－ 5 刘峰 基于单片机的相 位差测试仪的研究 11 信号发生器 正弦信号由集成函数发生器 8038 产生。其内部原理电路图如图 6。 当电位器 Rp1动端在中间 位置，并且图中管脚 8 与 7 短接时，管脚 3 和 2 的输出分别为方波、三角波和正弦波。电路的振荡频率 f 为 [C(R1+RP1/2)] 。调节 RP RP2可使正弦波的失真达到较理想的程度 为使输入阻抗≥ 100KΩ，采用同相放大器，在输入端并上一个 100KΩ的电阻，这样就能满足要求。 当 RP1动端在中间位置，断开管脚 8 与 7 之间的连线，在 +VCC与 VEE之间接一电位器，使其动端与 8 脚相连，改变正电源 +VCC与管脚 8 之间的控制电压（即调频电压），则振荡频率随之变化，因此该电路是一个频率可调的函数发生器。如果控制电压按一定规律变化，则可构成扫频式函数发生器。 各管脚功能 见附录 。 图－ 6 刘峰 基于单片机的相 位差测试仪的研究 12 原理图分析及各参数设置 为了提高输入阻抗和限制输入幅度，在输入端上并上一个 R1=100KΩ的电阻和一组二极管（反相击穿电压为 ），这样可以避免信号过多的衰减和因输入过大而烧毁放大器。放大限幅分两级，第一级采用同相放大器，放大的倍数取决于 R2 和 R3，第二级他的作用是限幅，起限幅作用的是稳压管 D1，为了使对正负信号都能通过和限幅，接了一桥式二极管电路。 由于要求把最小的信号（即 1mv）放大到 5V，则要求放大倍数为 5000 倍（即）。 21211 R UURU  即11212 R RRUU  =5000 假设 R1=1KΩ，则 R2=4999。在限幅方面，利用一个稳压管使电压的幅价不超过 并利用桥式电路来防止电压不会失真。 LP311 为电压比较器使其参考电压为零（过零比较器），起到把模拟信号转换数字信号的作用，在电压比较器 LP311 后面接了一个上拉电阻，提高它驱动能力并为驱动后面的芯片提供大的电流。 刘峰 基于单片机的相 位差测试仪的研究 13 第三章 计数部分的构成和原理 测相部分 测相原理 对于两路输入信号，在整形得到放波信号后，在异或门内先对其进行异或操作，再在计数器内对异或后信号的脉冲 t 的宽度进行计数。测相框图如图 － 7其中 BENA 为计数器的使能信号，当 BENA 为高电平时，计数器开始计数，当 BENA 为低电平时，计数器停止计数。而 BENA 由输入信号 A和输入信号 B控制，两路信号“异或”后控制 BENA。从图 － 7 可知，测得的脉宽除以输入信号的周期恰好为两路输入信号的相位差。 已知一个被测信号的周期为 T，设相位差为△  ，可得 △  =t/T 360176。 （ C1） 异或输入信号输入信号标准频率信号清零信号计数器 图 － 7 假设计数器计了 0N 个脉冲，标准信号的频率 XF ，则 t= XFN/0 。所以计数器将脉宽 t 和 周期 T 的数值传给单片机，即可换算求得相位差。这里所需要的是 t/T 比例，可以实现与相位无关的相位等精度测量，具体理论可以参考测频部分。 电路结构 由 4 个 74LS161 计数器组成 1个 16计数器（见图 － 8），最大可以计 65535。它的单位误差为 度并且它的性价比较 16 位高，这基本可以满足测量精度的要求。函数发生起的频率为 20KHZ，计数器最大可计数的值为 65535，最大可测量时间大于 1 秒，而所测信号的范围在 1HZ ～ 1000HZ 之间，最大周期为 1 秒。因此即使在测周期为 1 秒的信号其，计数器 也不会益处。其中 HZ74LS161 的管脚图见附录 刘峰 基于单片机的相 位差测试仪的研究 14 测频部分 测频原理 传统测量方法中，测量精度受被测频率得影响。由于待测信号得频率范围很大，所以我们设计了一中测量精度与频率无关的硬件等精度测量方法。原理如图 － 9 清零信号 计数器计数器被测频率预置门控制信号标准频率信号 图 － 9 如图 － 9 所示，预置门信号所一脉宽为 prF 的脉冲，计数器 BZQ 和 TSQ 都是可控计数器，标准频率信号从计数器 BZQ 得时钟端输入，其频率为sF，经整形后的信号从计数器 TF 得时钟输入端输入，其频率为 XEF ，测得为 XF 。当预置门控信号为高电平时，经整形后的被测信号的上升沿通过 D 触发器的 Q端同时启动计数器 BZQ 和 TSQ。计数器 BZH 和 TF 分别对标准频率信号和整形后的待测信号进行计数；当预置门低信号为低电平时，经整形过后的被测信号对标准频率信号的计数器值为 SN ，由于两组计数器同时工作，则得 到下面的公式： SSXX NFNF //  （ C— 1— 2） 推导 XSSX NNFF /)/( （ C— 1— 3） 从上述公式我们可以看到，其测量精度与 SN 和标准频率精度有关，而与被测信号无关。这就保证了在频和高频部分，频率计的等精度。 电路结构 测频部分由 D 触发器和计数器组成。当单片机发出“开始测量相位”命令，控制电路先输出一个清零的脉冲，将计数 器清零，随后并将门控制信号置为高电平。这时 D 触发器 刘峰 基于单片机的相 位差测试仪的研究 15 的 Q 端为低电平，两组计数器尚没有计数。被测信号的上升沿到来时， D 触发器翻转，其Q 为高电平， D 触发器控制测频部分的计数器同时工作，这就保证了测频部分的两组计数器能同时工作，这也是测频部分原理的根据。 在计数器部分，因为 74LS161 是 4位的，一共有 16 个状态，而笔者所需的两个 16 位计数器，所以测频部分采用两组计数器并且每组由四块 74LS161 串联而成，两组共需 8 块74LS161。这能很好的满足设计精度要求，使系统误差达到较小。每两个计数器连到一个三态总线控制数 据的输出。另外，笔者还通过一个 D 触发器来判断是 A 超前 B，还是滞后B。如图 － 10，当输出 Q 为 1 时，则 A 超前 B，反之 B 超前 A。 待计数器计数完毕以后，由单片机控制不同的三态总线分时通过 P0 口获得相应的数字，这样串行分时传输，缺点是增加了等待的时间。在单片机中进行数据处理得到频率 f 和相位 。 信号信号 图 － 10 整个计数过程由单片机进行控制，考虑到性