毕业设计-基于80c51单片机控制的大屏幕显示（32215256点阵）-文库吧

【正文】 片。 80c51 芯片的相关参数 I、有 MCS51系列产品的共性可知， 80C51单片机内部有以下一些功能部件： 一个 8位 CPU，用来运算、控制； 片内数据存储器 RAM； 片内程序存储器 ROM； 4个 8位的并行 I/O口； 2个 16 位定时 /计数器； 中断结构； 一个可编程全双工通用异步接收发送器 UART； 一个片内振荡器用于时钟的产生； 可寻址 64KB外部程序存储器和外部数据存储器的总线扩展结构。 II、 80C51基本特性及引脚定义 80C51是 8位（数据线是 8位）单片机，片内有 256B RAM及 4KB ROM。中央处理器单元实现运算和控制功能。内部数据存储器共 256 个单元，访问它们的地址是 00H~FFH，其中用户使用前 128个单元（ 00H~7FH），后 128个单元被特殊功能寄存器占用。内部的 2个 16位定时/计数器用作定时或计数。并可用定时或计数的结果实现控制功能。 80C51有 4个 8位并行口（ P0、 PP P3），用以实现地址输出及数据输入 /输出。片内还有一个时钟振荡器，外部只需接入石英晶体即可振荡。 80C51采用 40引脚双列直插式封装（ DIP）方式。 ① 主电源引脚 VCC和 VSS VCC：电源端。工作电源和编程校验（ +5V）。 VSS：接地端。 ② 时钟振荡电路引脚 XTAL1 和 XTAL2 XTAL1和 XTAL2分别用作晶体振荡器电路的反相器输入和输出端。在使用内部振荡电路时，这两个端子用来外接石英晶体，振荡频率为晶振频率，振荡信号送至内部时钟电路产生时钟脉冲信号。若采用外部振荡电路，则 XTAL2 用于输入外部振荡脉冲，该信号直接送至内部时钟电路，而 XTAL1 必须接地。 ③ 控制信号引脚 RST/VPD、 ALE/PROG、 PSEN和 EA/VPP RST/VPD：为复位信号输入端。当 RST端保持 2个机器周期（ 24个时钟周期）以上的高电平时，使单片机完成了复 位操作。第二功能 VPD 为内部 RAM 的备用电源输入端。主电源一旦发生断电，降到一定低电压值时，可通过 VPD 为单片机内部 RAM 提供电源，以保护片内 RAM 中的信息不丢失，使上电后能继续正常运行。 ALE/PROG： ALE 为地址锁存允许信号。在访问外部存储器时， ALE 用来锁存 P0 扩展地址低 8 位的地址信号；在不访问外部存储器时， ALE也以时钟振荡频率的 1/6的固定速率输出，因而它又可用作外部定时或其它需要。但是，在遇到访问外部数据存储器时，会丢失一个 ALE脉冲。 ALE能驱动 8个 LSTTL门输入。第 2功能 PROG是内部 ROM编程时的编程脉冲输入端。 第 8 页 共 24 页 PSEN：外部程序存储器 ROM 的读选通信号。当访问外部 ROM 时， PSEN 产生负脉冲作为外部 ROM的选通信号；而在访问外部数据 RAM或片内 ROM时，不会产生有效的 PSEN信号。 PSEN 可驱动 8个 LSTTL门输入端。 EA/VPP：访问外部程序存储器控制信号。对 80C51而言，它们的片内有 4KB的程序存储器，当 EA为高电平时， CPU访问片内程序存储器有两种情况：第 1种是，访问地址空间在 0~4KB范围内， CPU访问片内程序存储器；第 2种是，访问的地址超出 4KB 时， CPU将自动执行外部程序存储器的程序，即访问外部 ROM。当 EA接地时，只能访问外部 ROM。第 2种功能 VPP为编程电源输入。 ④ 4个 8位 I/O端口 P0、 P P2和 P3 P0口（ ~）是一个 8位漏极开路型的双向 I/O口。第 2功能是在访问外部存储器时，分别提供低 8 位地址线和 8 位双向数据总线。在对片内 ROM 进行编程和校验时， P0 口用于数据的输入和输出。 P1 口（ ~）：是一个内部带提升电阻的准双向 I/O 口。在对片内 ROM 编程校验时， P1 口用于接收低 8位地址信号。 P2口（ ~）：是一个内部带提升电阻的 8 位准双向 I/O 口。第 2 功能是在访问外部存储器时，输出高 8位地址信号。在对片内 ROM 进行编程和 校验时， P2 口用作接收高 8位地址和控制信号。 P3口（ ~）：是一个内部带提升电阻的 8位准双向 I/O口。在系统中，这 8个引脚都有各自的第 2功能。见表。 III、 80C51的存储器和寄存器 ① 程序存储器 程序存储器用于存放编写好的程序或常数。读取程序存储器中的常数表格用 MOVC 指令，访问外部扩展 ROM，用 MOVX指令。 程序存储器的寻址空间为 64KB，其中有 7个单元具有特殊功能（中断入口地址），见下表 80C51被复位后，程序计数器 PC的内容为 0000H，因此系统必须从 0000H 单元开始取指令执行程序。一般在该单元中存入一条跳转指令，而用户设计的程序从跳转后的地址开始存放。 ② 数据存储器 数据存储器分为外部数据存储器和内部数据存储器。访问内部数据存储器用 MOV指令，访问外部数据存储器用 MOVX指令。 80C51 的内部 数据存储器分成 2 块： 00H~7FH 和 80H~FFH。后 128B用作特殊功能寄存器（ SFR）空间， 21个特殊功能寄存器离散分布在 80H~FFH 的地址空间内。 80C51 单片机 I/O 端口的扩展 通常情况下，采用 80c51的最小应用系统最能发挥单片机体积小、成本低的优点。 MCS51 单片机共有四个 8 位并行 I/O 口，但这些 I/O 口并不能完全提供给用户使用。只有在不使用外部扩展时，才允许这四个 I/O 口作为用户 I/O 口使用：需外部扩展时， MCS51 单片机可提供给用户使用的 I/O只有 P1 口和部分 P3 口线。因此，在 大部分的 MCS51单片机应用系统设计中都不可避免地要进行 I/O口的扩展。 本次设计扩展的目的是：使系统能并行输出１６位数据至锁存器，以减少传输消耗的时间及减少锁存器的个数（主要鉴于硬件的资金消耗及系统的耗电量）。 P3口的各引脚 第 2 功能 RXD（串行口输入） TXD（串行口输出） INT0（外部中断 0输入） INT1（外部中断 1输入） T0（定时 /计数器的外部输入） T1（定时 /计数器的外部输入） WR（片外数据存储器写选通控制输出） RD（片外数据存储器读选通控制输出） 中断入口地址 事件名称 0000H 系统复位 0003H 外部中断 0 000BH 定时器 0溢出中断 0013H 外部中断 1 001BH 定时器 1溢出中断 0023H 串行口中断 第 9 页 共 24 页 8255A 芯片 I、 8255A的基本性能 Intel 8086/8088 系列的可编程外设接口电路（ Programmable Peripheral Interface)简称 PPI，型号为 8255（改进型为 8255A 及 8255A5），具有 24 条输入 /输出 引脚、可编程的通用并行输入 /输出接口电路。它是一片使用单一 +5V电源的 40脚双列直插式大规模集成电路。 8255A 的通用性强，使用灵活，通过它 CPU 可直接与外设相连接 端口 A：包括一个 8 位的数据输出锁存 /缓冲器和一个 8 位的数据输入锁存器，可作为数据输入或输出端口， 并工作于三种方式中的任何一种。 端口 B：包括一个 8 位的数据输出锁存 /缓冲器和一个 8 位的数据输入缓冲器，可作为数据输入或输出端口，但不能工作于方式 2。 端口 C：包括一个 8 位的数据输出锁存 /缓冲器和一个 8 位的数据输入缓冲器， 可在方 式字控制下分为两个 4位的端口（ C端口上和下），每个 4位端口都有 4位的锁存器， 用来配合端口A与端口 B锁存输出控制信号和输入状态信号，不能工作于方式 1或 2。 II、 8255a工作方式： 方式 0是一种基本输入或输出方式，它适用于无需握手信号的简单输入输出应用场合， 端口 A、 B、C都可作为输入或输出数据使用，输出有锁存而输入无锁存。 方式 1 也称选通的输入 /输出方式。在这种方式下，无论是输入还是输出都通过应答关系实现，这时端口 A或 B用作数据口，端口 C的一部分引脚用作握手信号线与中断 请求线。 方式 2也称选通的双向 I/O 方式，仅适用于端口 A，这时 A口的 PA7PA0作为双向的数据总线，端口 C有 5条引脚用作 A的握手信号线和中断请求线，而 B口和 C口余下的 3位仍可工作于方式 0或 1。它可以认为是方式 1输出和输入的组合但有以下不同： (1)当 CPU 将数据写入 A 口时，尽管变为有效 ,但数据并不出现在 PA7PA0 上，只有外设发出 A 信号时，数据才进入 PA7PA0。 (2)输出和输入引起的中断请求信号都通过同一引脚输出， CPU 必须通过查询和 IBF 状态才能确定是输入引起的中断请求还是输出引起的中断请求 。 (3) A和 A信号信号不能同时有效，否则将出现数据传送“冲突”。 若端口 A工作于方式 1,则 B可工作于方式 0； 若端口 B工作于方式 1,则 A可工作于方式 0或余下的 13位可工作于方式 0。 若端口 A和 B同时工作于方式 1,端口 C余下的两位还可用于传送数据或控制信号。 第 10 页 共 24 页 I/O 端口的扩展图如下 : 第 11 页 共 24 页 三、存储器模块 本章介绍了对单片机存储器的扩展及字库的编辑、汉字的显示原理。 80c51 单片机的扩展能力 根据 80c51单片机总线宽度 (16位 )，在片外可扩展的存储器最大容量为 64 KB，地址为 0000H~FFFFH。 因为 80c51单片机对片外程序存储器和数据存储器的操作使用不同的指令和控制信号，所以允许两者的地址空间重叠，故片外可扩展的程序存储器与数据存储器分别为 64 KB。 为了配置外围设备而需要扩展的 I/O口与片外数据存储器统一编址，即占据相同的地址空间。因此，片外数据存储器连同 I/O口一起总的扩展容量是 64 KB。 系统扩展的基本方法：一般来讲，所有与计算机扩展连接芯片的外部引脚线都可以归属为三总线结构。扩展连接的一般方法实际上是三总线对接。要保证单片机和扩展芯片协调一致地工作，即要共同满足其工作时序。 地址 总线： P0－低 8位、 P2－高 8位 数据总线： P0 控制总线： RD、 WR、 ALE、 PSEN (读、写、地址锁存允许、外程序存储器读选通 ) 程序储存器扩展 I、地址线的连接 外部程序存储器低 8 位地址线 A0~A7 与 P0 口的口线 ~ 对应相连；外部程序存储器高 8 位地址线 A8~A15与 P2口的口线 ~。 II、数据线的连接 外部程序存储器 8位数据线 D0~D7与 P0口的口线 ~。 III、控制线的连接 PSEN(片外程序存储器取指信号 )和 OE(程序存储器输出允许信号 )相连； ALE(地址锁存允许信号 )和(地址锁存器锁存信号 )相连； CE(片内 /片外程序存储器选择信号 )，当选用 8031/8032时， EA 应接地；单片机的相关地址线经过地址译码和程序存储器的片选信号 G相连。 如图 ，为 80c51与 27256的连接图。 本系统选用 EPROM27256作为外部程序存储器。起容量大小为 32K*8；地址线 15 条； OE端是输出使1 2 3 4ABCD4321DCBAT i t l eN um be r R e vi s i onS i z eA4D a t e : 11 D e c 2022 S he e t of F i l e : D : \教材编写 \电路图 7 D r a w n B y :E A / V P31X119X218R E S E T9RD17WR16I N T 012I N T 113T014T115P 101P 112P 123P 134P 145P 156P 167P 178P 0039P 0138P 0237P 0336P 0435P 0534P 0633P 0732P 2021P 2122P 2223P 2324P 2425P 2526P 2627P 2728P S E N29A L E / P30T X D11R X D10 U 18031A010A19A28A37A46A55A64A73A825A924A 1021A 1123A 122A 1326A 1427CE20OE22V P P1D011D112D213D315D416D517D618D719 U 327256D03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE11 U 274L S 373Y6M H ZC133PC2 33PC310uFR110KV c c V c c第 12 页 共 24 页 能端，与 80c51的 PSEN端相连 ,当 PSEN有效 时，把 27256中的指令送上 P0 口线。 27256的编程电压端VPP接电源。 数据储存器扩展 外部数据存储器芯片与单片机可按如下方式连接： I、地址线的连接 外部程序存储器低 8位地址线 A0~A7与 P0 口的口线 ~； 外部程序存储器高 8位地址线 A8~A15与